# 拒絕理由通知書

特許出願の番号

平成11年 特許願 第204819号

起案日

平成14年10月 7日

特許庁審査官

早川 朋一

3125 4L00

特許出願人代理人

京本 直樹(外 2名)

適用条文

第29条第1項、第29条第2項、第36条

この出願は、次の理由によって拒絶をすべきものである。これについて意見が あれば、この通知書の発送の日から60日以内に意見書を提出して下さい。

#### 玾 r<del>fa</del>

- 1. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国におい て頒布された下記の刊行物に記載された発明であるから、特許法第29条第1項 第3号に該当し、特許を受けることができない。
- 2. この出願の下記の請求項に係る発明は、その出願前日本国内又は外国におい て頒布された下記の刊行物に記載された発明に基いて、その出願前にその発明の 属する技術の分野における通常の知識を有する者が容易に発明をすることができ たものであるから、特許法第29条第2項の規定により特許を受けることができ ない。
- 3. この出願は、明細書及び図面の記載が下記の点で、特許法第36条第4項に 規定する要件を満たしていない。

(引用文献等については引用文献等一覧参照) 記

理由1、2

請求項1について

引用文献1

備考

引用文献1の特に第2、3図には、配線50を通して外部端子に接続された拡 散領域43(請求項1の第1の拡散層に対応)と接地電位に接続された拡散領域 46(請求項1の第2の拡散層に対応)と拡散領域46の底部に拡散領域56( 請求項1の第3の拡散層に対応)とを有し、拡散領域43が拡散領域46及び拡 散領域56とで囲まれている保護素子が記載されている。

請求項5について

# 引用文献 1

# 備考

引用文献1には、拡散領域43をコレクタとなり、拡散領域46、56をエミ ッタとなり、基板をベースとなって、ラテラル型バイポーラトランジスタとして 動作することが記載されている。

請求項6について

引用文献 1

# 備考

引用文献1には、素子分離45により拡散領域43と拡散領域46が分離され ている。.

理由2

請求項2、3について 引用文献1、2

## 備考

引用文献2の特に第1、8図には、寄生バイポーラトランジスタ動作を利用し た保護回路において、基板1に基板より高濃度のウェル(請求項2の第4の拡散 層に対応)を形成し、該ウェルの不純物濃度を表面の濃度を内部の濃度よりも高 くすることにより、ESD耐性を向上する技術が開示されている。

したがって、引用文献1において、ESD耐性を向上させ保護能力を高めるた め、上記引用文献2に開示された技術を用いることは当業者が容易に想到し得る ことである。

請求項5、6について 引用文献1、2

#### 備考

理由1の請求項5、6についての備考欄を参照のこと。

請求項7、8について 引用文献1、2、3、4 備考

引用文献3、4にも示されているように、寄生バイポーラトランジスタ動作を 利用した保護回路を素子分離を挟んだ2つの拡散層で形成するか、MOSトラン ジスタを用いて形成するかは、設計する回路に応じて当業者が適宜決定する事項 に過ぎず、また、MOSトランジスタを用いて保護回路を形成する際、ゲート電 極を円形状に形成することも単なる設計事項に過ぎないため、請求項7、8に係 る発明に格別な困難性は認められない。

請求項9、10について 引用文献1、2、3、4 備考

引用文献4の特に第1図には、保護素子として破壊されにくいPチャネル型MOSトランジスタのみを用いて保護回路を形成する技術が開示されており、その際、1つのPチャネル型MOSトランジスタのゲート電極を信号配線に、もう1つのPチャネル型MOSトランジスタのゲート電極を電源電位に接続することが記載されている。

したがって、引用文献1において、保護素子自体の耐性を高めるために、上記引用文献4に開示された技術を用いることは、当業者が容易に想到し得ることである。

請求項11、12 引用文献1、2、3 備考

保護回路を形成する寄生バイポーラトランジスタの導電型をNPNにするかPNPにするかは、所望の回路に応じて当業者が適宜決定される設計事項であり、 格別な困難性は認められない。

### 理由3

### 請求項9について

請求項9には、ゲート電極が半導体集積内部回路の信号配線に接続されていることが記載されているが、通常、ゲート電極を信号配線に接続した場合、信号配線の電位によっては、ゲート電極下にチャネルが形成され、不所望の動作を生じる場合があると認められる。

また、【0039】段落には、入出力端子が入力端子となる場合には、ゲート電極を固定端子に接続し、出力端子となる場合に、ゲート電極を内部回路に接続することが記載されているものの、入力端子と出力端子での場合分けの意義が不明であり、この記載では、前記不所望な動作を生じないための説明とはなり得ない。

よって、この出願の発明の詳細な説明は、当業者が請求項9に係る発明を実施することができる程度に明確かつ十分に記載されていない。

# <補正等の示唆>

請求項1についての拒絶理由に対しては、一定電位の電極配線に接続された第3の拡散層が第2の拡散層の底部にのみ形成され、入出力端子に接続された第1の拡散層の底部には形成されないことを明確にする補正について検討されたい。なお、上記の補正等の示唆は法律的効果を生じさせるものではなく、拒絶理由

を解消するための一案である。明細書及び図面をどのように補正するかは出願人 が決定すべきものである。

この拒絶理由通知書中で指摘した請求項以外の請求項に係る発明については、 現時点では、拒絶の理由を発見しない。拒絶の理由が新たに発見された場合には 拒絶の理由が通知される。

# 引用文献等一覧

- 特開平03-184369号公報 1.
- 2. 特開平08-051188号公報
- 3. 特開平09-036357号公報
- 4. 特開平10-340996号公報

この拒絶理由通知の内容に関するお問い合わせ、または面接のご希望がござい ましたら下記までご連絡下さい。

特許審査第三部 半導体集積回路 宇多川勉

TEL. 03(3581)1101 内線 3496~98

FAX. 03(3501)0673

# 先行技術文献調査結果の記録

・調査した技術分野 IPC第7版

H01L 27/04

H01L 21/822

H01L 27/06

H01L 27/088

この先行技術文献調査結果の記録は、拒絶理由を構成するものではない。